module disp_decoder(d,q);
input  [3:0]d;
output [7:0]q;
reg    [7:0]q;

    always@(*)
    begin
        case(d)
            4'd0    :q=8'h3f;
            4'd1    :q=8'h06;
            4'd2    :q=8'h5b;
            4'd3    :q=8'h4f;
            4'd4    :q=8'h66;
            4'd5    :q=8'h6d;
            4'd6    :q=8'h7d;
            4'd7    :q=8'h07;
            4'd8    :q=8'h7f;
            4'd9    :q=8'h6f;
            default :q=8'h00;
        endcase
    end
endmodule